¿Usando Chisel3 con machanismo de espacio de nombres? -- hisel camp Relacionados El problema

Using chisel3 with namespacing machanism?


1
vote

problema

Español

Usé Chisel3 para generar verilog y cooperar con otro codificador de Verilog. Cuando sea un gran proyecto, habrá nombre del módulo en conflicto. Por ejemplo, el verilo generado podría tener un módulo llamado cola o árbitro , que es un nombre ampliamente utilizado. Me pregunto si hay algún mecanismo como el espacio de nombres de C ++ para resolver el nombre en conflicto.

Original en ingles

I used chisel3 to generate verilog and to cooperate with other verilog coder. When it is a big project, there will be module name conflicting. For example, the generated verilog might have a module called Queue or Arbiter, which is a widely used name. I wonder if there is any machanism like c++'s namespace to resolve name conflicting?

  
 
 

Lista de respuestas


Relacionados problema

1  Código de cincel que muestra una salida incorrecta  ( Chisel code showing wrong output ) 
Este es el código para el selector de bytes class Comp extends Module { val io = IO(new Bundle { val in = Input(UInt(25.W)) val out = Output(UInt(25.W)) va...

1  Cincel - Inicialización de la memoria  ( Chisel memory initialization ) 
Es la mejor manera de inicializar una memoria en la implementación de un cincel .text { border: 1px solid #aabbcc; height: 2em; width: 100%; } .button...

1  Eliminar prefijos de paquete para paquetes anidados?  ( Remove bundle prefixes for nested bundles ) 
Tengo un montón de IP de Verilog que por varias razones, no queremos (o no podemos fácilmente) convertirnos en cincel, pero quiero aprovechar algunas de las c...

-1  ¿Qué tableros de vendor de FPGA son compatibles (bueno) por cincel?  ( What fpga vendor boards are supported well by chisel ) 
¿Qué tableros de vendor de FPGA son compatibles (bueno) por cincel? ¿Son la mayoría de los FPGAs en el mercado apoyados genéricamente? ¿O debemos tener cuidad...

3  Generando la interfaz IO del módulo de cincel de una lista  ( Generating chisel module io interface from a list ) 
Me gustaría generar una interfaz IO de módulo de una especificación que he almacenado en una variable Scala. Me gustaría producir esta definición de clase: ...

0  CHISEL BOOTCAMP 3.2 MUXES resultado incorrecto?  ( Chisel bootcamp 3 2 muxes result wrong ) 
Aquí está el código en Chisel Bootcamp: <?xml version="1.0" encoding="utf-8"?> <H2HData date="19.08.2013 17:04:01"> <Sport id="1" name="Futbol"...

2  Usando Scalacheck con Peekpoketester  ( Using scalacheck with peekpoketester ) 
Aquí está la prueba de Chisel3 que utiliza Scalacheck para realizar la verificación de la propiedad en un circuito combinacional simple. package stackoverf...

0  Como hacer Verilog está listo para disfrutar de herramientas CAD después de generar el simulador VCS  ( How to make verilog is ready for cad tools after build the vcs simulator ) 
He construido el simulador VCS con éxito con alguna configuración (por defecto, DualCoreConfig, RoCCExampleConfig etc.) y obtener los archivos de Deseo bajo v...

2  Sobre la sintaxis de cincel  ( About the syntax of chisel ) 
Soy nuevo en esto. Tengo algunas preguntas sobre el código. ¿Qué es diferente entre estos códigos: Val MyVEC = VEC (5) {FIX (ANCHO = 23)} y val myve...

11  CHISEL: ¿Cómo implementar un Mux de un solo calor que es eficiente?  ( Chisel how to implement a one hot mux that is efficient ) 
Tengo una mesa, donde cada fila de la tabla contiene estado (registros). Hay lógica que elige una fila en particular. Solo una fila recibe la señal "seleccion...




© 2022 respuesta.top Reservados todos los derechos. Centro de preguntas y respuestas reservados todos los derechos